Explorar o código

projects/memtest: Fix reg vs wire in sysmgr.v

Signed-off-by: Sylvain Munaut <tnt@246tNt.com>
Sylvain Munaut %!s(int64=3) %!d(string=hai) anos
pai
achega
569cfa684b
Modificáronse 1 ficheiros con 1 adicións e 1 borrados
  1. 1 1
      projects/memtest/rtl/sysmgr.v

+ 1 - 1
projects/memtest/rtl/sysmgr.v

@@ -134,7 +134,7 @@ module sysmgr (
 	// -----------------
 
 	// Signals
-	reg       rst_usb_i;
+	wire      rst_usb_i;
 	reg [3:0] rst_usb_cnt;
 
 	// 48 MHz source