faster clocks for synthesis (not changing actual freq) · 773483ddac - Elekt

Преглед на файлове

faster clocks for synthesis (not changing actual freq)

Krzysztof Skrzynecki преди 1 седмица

родител

dc69ed9423

ревизия

773483ddac

променени са 1 файла, в които са добавени 2 реда и са изтрити 2 реда

Разделен изглед Покажи статистика за разликите

						
							+ 2
							
							- 2
						
projects/riscv_usb/data/clocks.py
							 
								Целия файл
							
				@@ -1,2 +1,2 @@
			
				-ctx.addClock("clk_24m", 24)
			
				-ctx.addClock("clk_48m", 48)
			
				+ctx.addClock("clk_24m", 25)
			
				+ctx.addClock("clk_48m", 100)