Explorar el Código

faster clocks for synthesis (not changing actual freq)

Krzysztof Skrzynecki hace 1 semana
padre
commit
773483ddac
Se han modificado 1 ficheros con 2 adiciones y 2 borrados
  1. 2 2
      projects/riscv_usb/data/clocks.py

+ 2 - 2
projects/riscv_usb/data/clocks.py

@@ -1,2 +1,2 @@
-ctx.addClock("clk_24m", 24)
-ctx.addClock("clk_48m", 48)
+ctx.addClock("clk_24m", 25)
+ctx.addClock("clk_48m", 100)