faster clocks for synthesis (not changing actual freq) · 773483ddac - Elekt

ソースを参照

faster clocks for synthesis (not changing actual freq)

Krzysztof Skrzynecki 1 週間前

親

dc69ed9423

コミット

773483ddac

1 ファイル変更、2 行追加、2 行削除

分割表示差分情報を表示

						
							+ 2
							
							- 2
						
projects/riscv_usb/data/clocks.py
							 
								ファイルの表示
							
				@@ -1,2 +1,2 @@
			
				-ctx.addClock("clk_24m", 24)
			
				-ctx.addClock("clk_48m", 48)
			
				+ctx.addClock("clk_24m", 25)
			
				+ctx.addClock("clk_48m", 100)