faster clocks for synthesis (not changing actual freq) · 773483ddac - Elekt

faster clocks for synthesis (not changing actual freq)

Krzysztof Skrzynecki 1 周之前

父节点

dc69ed9423

当前提交

773483ddac

共有 1 个文件被更改，包括 2 次插入 和 2 次删除

分列视图显示文件统计

						
							+ 2
							
							- 2
						
projects/riscv_usb/data/clocks.py
							 
								查看文件
							
				@@ -1,2 +1,2 @@
			
				-ctx.addClock("clk_24m", 24)
			
				-ctx.addClock("clk_48m", 48)
			
				+ctx.addClock("clk_24m", 25)
			
				+ctx.addClock("clk_48m", 100)