 Sylvain Munaut
|
b3c22011be
cores/usb: Remove the bus MSB matching
|
před 5 roky |
|
Sylvain Munaut
|
19946330f7
cores/usb: Add brief documentation for the microcode op codes
|
před 5 roky |
|
Sylvain Munaut
|
5e7d05e3e7
cores/misc: Fix uart_wb handling of full fifo
|
před 5 roky |
|
Sylvain Munaut
|
57373928b0
cores/misc: Import simple PDM core (pulse density modulation)
|
před 5 roky |
|
Sylvain Munaut
|
015dea82ef
build: Define symbol matching the board config being built
|
před 6 roky |
|
Sylvain Munaut
|
9cf400b9ad
projects/riscv_usb: Import RISCV + USB prototype
|
před 6 roky |
|
Sylvain Munaut
|
6b8188125c
cores/usb: Add debug option to the microcode compiler
|
před 6 roky |
|
Sylvain Munaut
|
5b63e8251c
cores/usb: Remove debug output
|
před 6 roky |
|
Sylvain Munaut
|
12d9e46ab0
cores/usb: Add Control Endpoint Lockout feature
|
před 6 roky |
|
Sylvain Munaut
|
5229fb7590
cores/usb: Add special buffer descriptor mode for control endpoint
|
před 6 roky |
|
Sylvain Munaut
|
ea06e6878b
cores/usb: Fix RX bit stuffing implementation
|
před 6 roky |
|
Sylvain Munaut
|
aff3b98e7a
cores/usb: Import current state of the USB core
|
před 6 roky |
|
Sylvain Munaut
|
2e0e25b76f
cores/misc: Add cross-clock wishbone interface
|
před 6 roky |
|
Sylvain Munaut
|
6067f61535
cores/misc: Add cross-clock strobe
|
před 6 roky |
|
Sylvain Munaut
|
22c3e9a4ee
cores/misc: Add UART with wishbone & FIFO
|
před 6 roky |
|
Sylvain Munaut
|
2ed6b32cf4
cores/misc: Add simple UART TX/RX cores
|
před 6 roky |
|
Sylvain Munaut
|
9e01a6a390
cores/video: Change the color lookup algo for direct mode
|
před 6 roky |
|
Sylvain Munaut
|
68ac87f6c4
Update the vim modeline to be closer to top of file
|
před 6 roky |
|
Sylvain Munaut
|
7d9adc485f
build: Update HeAP placer option name to the final merged version
|
před 6 roky |
|
Sylvain Munaut
|
ffcdd3ac1e
cores/misc: Import a couple of Synchronous FIFO options
|
před 6 roky |
|
Sylvain Munaut
|
67dd460953
build: Add option to use the nea HeAP placer
|
před 6 roky |
|
Sylvain Munaut
|
91826785f9
cores/misc: Minor whitespace fix
|
před 6 roky |
|
Sylvain Munaut
|
4812ab7b22
build: Add explicit include directory for the rtl/ & sim/ dir of each core
|
před 6 roky |
|
Sylvain Munaut
|
66218b042e
build: Use the 'library' mode of iverilog for non-top-level files
|
před 6 roky |
|
Sylvain Munaut
|
b90e522d72
build: Allow 'simulation sources' in cores and projects
|
před 6 roky |
 Piotr Esden-Tempski
|
4ff7a37b90
cores/hub75: Added a PHY module to contain all the IOB instances
|
před 6 roky |
|
Piotr Esden-Tempski
|
c95f3f34ea
cores/hub75: Added module connectivity legend
|
před 6 roky |
|
Sylvain Munaut
|
bce8d5bb4c
projects/hdmi_text: Adjust build options to never promote globals
|
před 6 roky |
|
Sylvain Munaut
|
74fb15fae5
build: Fix dependency loop cause by phony targets
|
před 6 roky |
|
Sylvain Munaut
|
ebce3d1baf
cores/misc: Handle the care where DELAY=1 properly for verilog
|
před 6 roky |
